Download Free Methodes Pour Lelimination Du Faux Partage Et Loptimisation De La Localite Sur Une Machine Parallele A Memoire Virtuelle Partagee Book in PDF and EPUB Free Download. You can read online Methodes Pour Lelimination Du Faux Partage Et Loptimisation De La Localite Sur Une Machine Parallele A Memoire Virtuelle Partagee and write the review.

CETTE THESE S'INTEGRE DANS LE CADRE DE LA REALISATION DE L'ENVIRONNEMENT DE PROGRAMMATION FORTRAN-S POUR MACHINES PARALLELES A MEMOIRE VIRTUELLE PARTAGEE (MVP). CES MACHINES OFFRENT UN ESPACE D'ADRESSAGE GLOBAL SUR UNE ARCHITECTURE PHYSIQUEMENT DISTRIBUEE. L'UTILISATION D'UN PROTOCOLE DE COHERENCE FORTE SUR CES MACHINES ENGENDRE UN PHENOMENE DE FAUX-PARTAGE, NUISIBLE AUX PERFORMANCES DES MACHINES PARALLELES. NOUS PROPOSONS DANS CETTE THESE DES TECHNIQUES DE PARTITIONNEMENT DES NIDS DE BOUCLES PERMETTANT D'ELIMINER OU DE REDUIRE LES EFFETS DU FAUX-PARTAGE. LA MVP ETANT DECOUPEE EN PAGE, UTILISEES COMME GAIN DE COHERENCE ET DE TRANSFERT DE DONNEES, LA LOCALITE SPATIALE A SUR CES MACHINES UN IMPACT FONDAMENTAL SUR LES PERFORMANCES. AFIN DE GENERALISER L'EMPLOI DES TECHNIQUES D'AMELIORALTION DE LA LOCALITE, NOUS PROPOSONS D'ETENDRE LES TRANSFORMATIONS LINEAIRES DE NIDS DE BOUCLES AU CAS NON ENTIER. NOUS PRESENTONS EGALEMENT UN RAFFINEMENT DE L'ALGORITHME DE FOURIER-MOTZKIN POUR LA RECHERCHE DES POINTS ENTIERS D'UN POLYEDRE RATIONNEL, PERMETTANT DE DETERMINER PLUS PRECISEMENT LES BORNES DE BOUCLES APRES TRANSFORMATION. LES DIFFERENTES METHODES PRESENTEES DANS CETTE THESE SONT EN COURS DE MISE EN UVRE SUR FORTRAN-S
L'OBJET DE CETTE THESE EST L'IMPLANTATION D'UN LANGAGE DE PROGRAMMATION PARALLELE DE HAUT NIVEAU SUR DES MACHINES PHYSIQUES PARALLELES A MEMOIRE PARTAGEE OU DISTRIBUEE. LE LANGAGE SUPPORT DE L'ETUDE, LCS, COMBINE LES ASPECTS HAUT NIVEAU DU LANGAGE FONCTIONNEL STANDARD ML ET LE MODELE DES PROCESSUS COMMUNICANTS CCS. L'IMPLANTATION REPOSE SUR UNE MACHINE VIRTUELLE PARALLELE, COMPOSEE D'UN NOMBRE LIMITE DE MACHINES VIRTUELLES SEQUENTIELLES ELEMENTAIRES PARTAGEANT L'ENSEMBLE DES OBJETS CONSTRUITS DANS UN TAS. LES PRINCIPALES CONTRIBUTIONS SONT: (1) LA GESTION DU TAS PARTAGE, QUI FAIT APPEL A UN RAMASSE MIETTES S'EXECUTANT EN PARALLELE SUR LES MACHINES ELEMENTAIRES, INCREMENTALEMENT AVEC LE CALCUL SUR CHACUNE D'ELLES. UN MECANISME ORIGINAL DE CREDIT DE TRACAGE, ET DES ALGORITHMES DISTRIBUES D'ALLOCATION PERMETTENT UNE COOPERATION TOTALE ENTRE LES MACHINES. SUR DES MACHINES CIBLES A MEMOIRE DISTRIBUEE, LE TAS EST CONSTRUIT PAR LA TECHNIQUE DE MEMOIRE VIRTUELLE PARTAGEE DISTRIBUEE, INTEGREE EFFICACEMENT AVEC LE RAMASSE MIETTES GRACE A L'UTILISATION DANS LES DEUX CAS DES PROTECTIONS D'ACCES AUX PAGES MEMOIRE. (2) LA GESTION DE L'ENSEMBLE DES PROCESSUS, POUR LAQUELLE UN ALGORITHME DE REPARTITION DE CHARGE, BASE SUR L'EMPLOI DE BORNES DYNAMIQUES, A ETE CONCU. SES PROPRIETES SONT DEMONTREES, ET LES RESULTATS CONFIRMES PAR SIMULATION. L'IMPLEMENTATION EFFECTUEE A PERMIS D'APPRECIER LES QUALITES DU RAMASSE MIETTES PARALLELES DEVELOPPE
La programmation par variables partagees est utilisee dans les architectures paralleles sans memoire commune grace a une couche logicielle qui simule la memoire physiquement partagee. Le maintien de l'abstraction parfaite d'une memoire unique necessite un grand nombre d'operations de coherence et, par consequent, une degradation importante des performances. Afin de palier cette degradation, plusieurs systemes se servent des modeles de coherence de la memoire plus relaches, qui permettent une concurrence plus importante entre les acces mais compliquent le modele de programmation. Le choix d'un modele de coherence est donc un compromis entre les performances et la simplicite de la programmation. Ces deux facteurs dependent des attentes des utilisateurs et des caracteristiques d'acces aux donnees de chaque applications parallele. Cette these presente diva, un systeme a memoire virtuelle partagee qui supporte plusieurs modeles de coherence de la memoire. Avec diva, l'utilisateur peut choisir la semantique de la memoire partagee la plus appropriee a l'execution correcte et performante de son application. De plus, diva offre a l'utilisateur la possibilite de definir ses propres modeles de coherence. L'existence des modeles multiples a l'interieur de diva a guide les choix de conception de plusieurs autres mecanismes. Ainsi, nous proposons une interface unique de synchronisation et des mecanismes de remplacement et prechargement des pages adaptes a un environnement a modeles multiples. Un prototype de diva a ete mis en uvre sur la machine parallele intel/paragon. L'analyse d'une application qui s'execute sur des differents modeles de coherence nous a permis de montrer que le choix du modele de coherence affecte directement les performances d'une application.
LES BESOINS EN PUISSANCE DE CALCUL ONT MOTIVE DE NOMBREUSES RECHERCHES DANS LE DOMAINE DES ARCHITECTURES. DEPUIS QUELQUES ANNEES, CES RECHERCHES ONT DONNE NAISSANCE AUX MACHINES PARALLELES A MEMOIRE DISTRIBUEE QUI SEMBLENT ETRE LA VOIE ACTUELLE POUR REALISER DES ARCHITECTURES MASSIVEMENT PARALLELES. CEPENDANT, LA DIFFICULTE DE PROGRAMMATION DE CES MACHINES REND DIFFICILE L'EXPLOITATION DE LEUR PERFORMANCE INTRINSEQUE. ACTUELLEMENT, DES RECHERCHES SONT MENEES DANS LE DOMAINE DE LA CONCEPTION D'ENVIRONNEMENTS DE PROGRAMMATION AFIN DE FACILITER L'UTILISATION DE CES MACHINES. A CE TITRE, LA MEMOIRE VIRTUELLE PARTAGEE PARAIT ETRE UN CONCEPT INTERESSANT: ELLE OFFRE UN ESPACE D'ADRESSAGE GLOBAL PERMETTANT UNE ABSTRACTION DE LA LOCALISATION DES DONNEES SUR LES DIFFERENTES MEMOIRES LOCALES. NOUS NOUS SOMMES INTERESSES A LA CONCEPTION, LA REALISATION ET LA VALIDATION D'UN DISPOSITIF DE MEMOIRE VIRTUELLE PARTAGEE APPELE KOAN SUR UNE ARCHITECTURE PARALLELE A MEMOIRE DISTRIBUEE, EN L'OCCURANCE UN HYPERCUBE IPSC/2. NOUS AVONS PAR LA SUITE EVALUE L'EFFICACITE D'UN TEL DISPOSITIF SUR DES APPLICATIONS PARALLELES. CETTE PHASE D'EXPERIMENTATION NOUS A PERMIS DE METTRE EN RELIEF LES PROBLEMES LIES A L'UTILISATION D'UNE MEMOIRE VIRTUELLE PARTAGEE ET DE PROPOSER DES SOLUTIONS ADEQUATES
LA PROGRAMMATION PAR VARIABLES PARTAGEES EST UTILISEE DANS LES ARCHITECTURES PARALLELES SANS MEMOIRE COMMUNE GRACE A UNE COUCHE LOGICIELLE QUI SIMULE LA MEMOIRE PHYSIQUEMENT PARTAGEE. LE MAINTIEN DE L'ABSTRACTION PARFAITE D'UNE MEMOIRE UNIQUE NECESSITE UN GRAND NOMBRE D'OPERATIONS DE COHERENCE ET, PAR CONSEQUENT, UNE DEGRADATION IMPORTANTE DES PERFORMANCES. AFIN DE PALIER CETTE DEGRADATION, PLUSIEURS SYSTEMES SE SERVENT DES MODELES DE COHERENCE DE LA MEMOIRE PLUS RELACHES, QUI PERMETTENT UNE CONCURRENCE PLUS IMPORTANTE ENTRE LES ACCES MAIS COMPLIQUENT LE MODELE DE PROGRAMMATION. LE CHOIX D'UN MODELE DE COHERENCE EST DONC UN COMPROMIS ENTRE LES PERFORMANCES ET LA SIMPLICITE DE LA PROGRAMMATION. CES DEUX FACTEURS DEPENDENT DES ATTENTES DES UTILISATEURS ET DES CARACTERISTIQUES D'ACCES AUX DONNEES DE CHAQUE APPLICATIONS PARALLELE. CETTE THESE PRESENTE DIVA, UN SYSTEME A MEMOIRE VIRTUELLE PARTAGEE QUI SUPPORTE PLUSIEURS MODELES DE COHERENCE DE LA MEMOIRE. AVEC DIVA, L'UTILISATEUR PEUT CHOISIR LA SEMANTIQUE DE LA MEMOIRE PARTAGEE LA PLUS APPROPRIEE A L'EXECUTION CORRECTE ET PERFORMANTE DE SON APPLICATION. DE PLUS, DIVA OFFRE A L'UTILISATEUR LA POSSIBILITE DE DEFINIR SES PROPRES MODELES DE COHERENCE. L'EXISTENCE DES MODELES MULTIPLES A L'INTERIEUR DE DIVA A GUIDE LES CHOIX DE CONCEPTION DE PLUSIEURS AUTRES MECANISMES. AINSI, NOUS PROPOSONS UNE INTERFACE UNIQUE DE SYNCHRONISATION ET DES MECANISMES DE REMPLACEMENT ET PRECHARGEMENT DES PAGES ADAPTES A UN ENVIRONNEMENT A MODELES MULTIPLES. UN PROTOTYPE DE DIVA A ETE MIS EN UVRE SUR LA MACHINE PARALLELE INTEL/PARAGON. L'ANALYSE D'UNE APPLICATION QUI S'EXECUTE SUR DES DIFFERENTS MODELES DE COHERENCE NOUS A PERMIS DE MONTRER QUE LE CHOIX DU MODELE DE COHERENCE AFFECTE DIRECTEMENT LES PERFORMANCES D'UNE APPLICATION
Le but principal de cette thèse est d'étudier et de réaliser un émulateur performant de machines parallèles dotées d'une mémoire virtuelle partagée distribuée. Cet émulateur doit permettre d'évaluer la charge induite par des machines de ce type sur le réseau d'interconnexion, afin d'en choisir la meilleure topologie. Pour cela, ce travail est divisé en deux parties. La première est constituée d'une étude de l'éventail des techniques pouvant être utilisées lors de la construction d'une hiérarchie de mémoires ou lors du maintien de la cohérence des données contenues dans cette hiérarchie. La seconde partie décrit le fonctionnement de l'émulateur. Pour que celui-ci soit performant, il faut qu'il puisse faire varier un nombre important de paramètres de la machine émulée et qu'il puisse utiliser un grand nombre d'applications de taille significative. Pour cela, nous utilisons une technique qui permet de réellement exécuter les instructions et de ne simuler que les envois de pages sur le réseau. Les paramètres de l'émulateur sont le nombre de processeurs, les caractéristiques du réseau (débit, latence), et le type de maintien de la cohérence utilisé (5 possibles). En ce qui concerne les applications, il est possible de faire varier la taille et pour certaines la répartition des données. L'émulateur construit s'exécute au-dessus d'un micro-noyau MACH et d'un serveur UNIX. Il exploite certaines fonctionnalités du micro-noyau MACH, en particulier les paginateurs externes
LES GRAMMAIRES ATTRIBUEES OFFRENT UN FORMALISME TRES ADAPTE A LA DETECTION DU PARALLELISME ET A LA PARALLELISATION. LES GRAPHES DE DEPENDANCES ASSOCIES A CHAQUE PRODUCTION CORRESPONDENT EN EFFET A DES GRAPHES DE FLOT DE DONNEES. GRACE AUX GRAMMAIRES ATTRIBUEES 1-ORDONNEES, IL EST MEME POSSIBLE DE CALCULER STATIQUEMENT UN ORDRE TOTAL SUR LES ATTRIBUTS DES NON-TERMINAUX QUI SOIT COMPATIBLE AVEC L'ORDRE PARTIEL INDUIT PAR LES GRAPHES DE DEPENDANCES, CE QUI EVITE UN GRAND NOMBRE DE SYNCHRONISATIONS DYNAMIQUES. TOUTEFOIS, IL APPARAIT QUE LE PARALLELISME INHERENT A CES GRAPHES EST BEAUCOUP TROP IMPORTANT EN PRATIQUE POUR SUPPORTER UNE PARALLELISATION COMPLETE. NOTRE BUT A ETE DE MONTRER QU'IL EST POSSIBLE DE SELECTIONNER LE PARALLELISME POUR OBTENIR UNE PARALLELISATION EFFICACE EN PRATIQUE. POUR CELA, L'EVALUATEUR PARALLELE A ETE IMPLANTE DANS UN SYSTEME REEL DE TRAITEMENT DES GRAMMAIRES ATTRIBUEES QU'EST LE SYSTEME FNC-2 ET PORTE SUR PLUSIEURS PLATEFORMES (KSR1, MULTIMAX ET SEQUENT). PLUSIEURS TYPES D'IMPLANTATIONS ONT ETE EFFECTUES AFIN D'ETUDIER L'INFLUENCE DE LA METHODE D'EVALUATION SUR LA PARALLELISATION. LES METHODES QUE NOUS AVONS UTILISEES S'APPLIQUENT A DES ARCHITECTURES A MEMOIRE PARTAGEE. SUR LES MACHINES TESTEES, LES RESULTATS OBTENUS SONT TRES ENCOURAGEANTS MALGRE L'ABSENCE D'UTILISATION DE CARACTERISTIQUES PROPRES A CHAQUE MACHINE. UN DEUXIEME PROBLEME SOULEVE PAR LE PARALLELISME EST L'EXPLOSION MEMOIRE QUI A LIEU PENDANT L'EVALUATION. EN SEQUENTIEL, CETTE CONSOMMATION A ETE LARGEMENT LIMITEE PAR L'UTILISATION D'UN OPTIMISEUR MEMOIRE QUI PERMET LE PARTAGE DES INSTANCES D'ATTRIBUTS EN DEHORS DE L'ARBRE. DEUX STRUCTURES SONT UTILISEES: LA VARIABLE GLOBALE ET LA PILE. NOUS AVONS PROPOSE UNE METHODE POUR ETENDRE CETTE OPTIMISATION MEMOIRE AU CAS PARALLELE CE QUI PERMET D'UNE PART DE SORTIR DES ATTRIBUTS DE L'ARBRE MEME EN PARALLELE ET D'ELIMINER DE NOMBREUSES REGLES DE COPIE
Le but principal de cette thèse est d'étudier et de réaliser un émulateur performant de machines parallèles dotées d'une mémoire virtuelle partagée distribuée. Cet émulateur doit permettre d'évaluer la charge induite par des machines de ce type sur le réseau d'interconnexion, afin d'en choisir la meilleure topologie. Pour cela, ce travail est divisé en deux parties. La première est constituée d'une étude de l'éventail des techniques pouvant être utilisées lors de la construction d'une hiérarchie de mémoires ou lors du maintien de la cohérence des données contenues dans cette hiérarchie. La seconde partie décrit le fonctionnement de l'émulateur. Pour que celui-ci soit performant, il faut qu'il puisse faire varier un nombre important de paramètres de la machine émulée et qu'il puisse utiliser un grand nombre d'applications de taille significative. Pour cela, nous utilisons une technique qui permet de réellement exécuter les instructions et de ne simuler que les envois de pages sur le réseau. Les paramètres de l'émulateur sont le nombre de processeurs, les caractéristiques du réseau (débit, latence), et le type de maintien de la cohérence utilisé (5 possibles). En ce qui concerne les applications, il est possible de faire varier la taille et pour certaines la répartition des données. L'émulateur construit s'exécute au-dessus d'un micro-noyau MACH et d'un serveur UNIX. Il exploite certaines fonctionnalités du micro-noyau MACH, en particulier les paginateurs externes.
Report presents a series of analyses and recommendations for fostering the role of culture for sustainable development. Drawing on a global survey implemented with nine regional partners and insights from scholars, NGOs and urban thinkers, the report offers a global overview of urban heritage safeguarding, conservation and management, as well as the promotion of cultural and creative industries, highlighting their role as resources for sustainable urban development. Report is intended as a policy framework document to support governments in the implementation of the 2030 Agenda for Sustainable Urban Development and the New Urban Agenda.