Download Free Contribution A Letude Et A La Conception Dune Machine Parallele Pour La Production Rapide Dimages De Synthese Book in PDF and EPUB Free Download. You can read online Contribution A Letude Et A La Conception Dune Machine Parallele Pour La Production Rapide Dimages De Synthese and write the review.

L'OBJECTIF EST DE REDUIRE LES TEMPS D'OBTENTION D'IMAGES DE SYNTHESE REALISTES PAR LA TECHNIQUE DU LANCER DE RAYON. UN LOGICIEL DE SYNTHESE D'IMAGES, APPLIQUE A DES OBJETS MODELISES PAR COMPOSITION DE PRIMITIVES GEOMETRIQUES, EST PROPOSE. AFIN D'EXPLOITER LE PARALLELISME D'ECRAN ET LA COHERENCE SPATIALE D'UNE SCENE, UNE ARCHITECTURE PARALLELE A ETE INTRODUITE
SUR ORDINATEURS PARALLELES, LA TENDANCE ACTUELLE EST D'OFFRIR AUX UTILISATEURS DEVANT IMPLANTER DES APPLICATIONS, UN NIVEAU D'ABSTRACTION ADAPTE A LEURS BESOINS. CET OBJECTIF NE PEUT ETRE ATTEINT QU'UN CONSIDERANT LE DOMAINE DES ARCHITECTURES MATERIELLES, CELUI DES NOYAUX DE SYSTEME D'EXPLOITATION ET DES ENVIRONNEMENTS DE DEVELOPPEMENT. IL S'AGIT DE GUIDER LE CHOIX DE L'UTILISATEUR EN MATIERE DE SUPPORT MATERIEL ET DE NOYAU DE SYSTEME AFIN QU'IL OBTIENNE DANS L'ENVIRONNEMENT DE PROGRAMMATION LA VUE DU PARALLELISME QU'IL SOUHAITE. L'ESSENTIEL DE NOTRE CONTRIBUTION PORTE PRINCIPALEMENT SUR LES POINTS SUIVANTS: L'APPLICATION D'UN FORMALISME AU DOMAINE DES ARCHITECTURES MIMD, LA FORMATION DES FONCTIONNALITES D'UN NOYAU DE SYSTEME D'EXPLOITATION PARALLELE, LA PROPOSITION D'UNE DEMARCHE POUR LA SELECTION D'UN NIVEAU D'ABSTRACTION SELON DEUX APPROCHES ANTAGONISTES, L'APPLICATION DU SYSTEME D'EXPLOITATION PARALLELE HELIOS AU T.NODE, LA RESOLUTION DU PLACEMENT DE TACHES, SOUS HELIOS, L'IMPLANTATION DE L'INTERFACE X/OPEN SOUS HELIOS ET SOUS LE SYSTEME PAROS. L'ARCHITECTURE MATERIELLE D'UNE MACHINE PARALLELE FOURNIT A ELLE SEULE DES CONCEPTS INTELLIGENTS QUE NOUS NOUS SOMMES PROPOSES DE FORMALISER. LE SYSTEME D'EXPLOITATION SUR CE TYPE DE MACHINE PREND PLUSIEURS DIMENSIONS SUIVANT QU'IL FOURNIT UNIQUEMENT UN ACCES AUX FONCTIONNALITES MATERIELLES OU UN NIVEAU D'ABSTRACTION TEL QU'IL CACHE LE PARALLELISME SOUS-JACENT ; NOUS PRESENTONS NOS REALISATIONS AU NIVEAU DES DIFFERENTES COUCHES D'UN SYSTEME D'EXPLOITATION. AFIN DE FACILITER LE PORTAGE D'APPLICATIONS, LES INTERFACES DE PROGRAMMATION DOIVENT OFFRIR UN CERTAIN DEGRE DE COMPATIBILITE AVEC LES ARCHITECTURES TRADITIONNELLES, NOUS AVONS FAIT LE CHOIX D'IMPLANTER L'INTERFACE X/OPEN SUR MACHINE PARALLELE. LE PASSAGE ENTRE LA PREMIERE ET LA DEUXIEME GENERATION DE MACHINES PARALLELES DE TELMAT A PERMIS DE CONFORTER NOS CHOIX ET AINSI DE CONSTRUIRE DES SOLUTIONS A DES DOMAINES D'APPLICATIONS PLUS CIBLES
NOUS DECRIVONS DANS CETTE THESE LE PROJET AXL QUI CONCERNE L'ETUDE THEORIQUE ET LA REALISATION D'UNE MACHINE PARALLELE ADAPTEE A LA SYNTHESE D'IMAGES. LE BUT DU PROJET EST DE REALISER UNE MACHINE ECONOMIQUE, SOUPLE ET PUISSANTE SUR LAQUELLE IL EST POSSIBLE D'IMPLANTER ET DE FAIRE EVOLUER UNE VASTE GAMME D'ALGORITHMES DE CALCUL D'IMAGES SANS QU'IL SOIT NECESSAIRE DE MODIFIER SA CONCEPTION ELECTRONIQUE OU ARCHITECTURALE. POUR ATTEINDRE NOTRE OBJECTIF, NOUS PROPOSONS D'UTILISER UN RESEAU DE PROCESSEURS A USAGE GENERAL SUR LEQUEL NOUS BATISSONS UN SYSTEME D'EXPLOITATION PARALLELE, MULTI-UTILISATEURS, EFFICACE ET TRANSPARENT. SA STRUCTURE ORIGINALE INSPIREE DES MODELES DE PROGRAMMATION PAR OBJETS PERMET LE DEVELOPPEMENT D'APPLICATIONS INDEPENDEMMENT DES SPECIFICATIONS MATERIELLES. NOUS POUVONS ALORS DEFINIR UN LOGICIEL DE SYNTHESE D'IMAGES DONT L'ARCHITECTURE LOGICIELLE EST ADAPTEE AU SYSTEME D'EXPLOITATION PARALLELE QUE NOUS AVONS CONCU
Le présent travail constitue une contribution au projet N-ARCH qui vise la conception d'une architecture d'ordinateur parallèle orientée vers le traitement. Dans la première partie de ce rapport, nous présentons les 2 points principaux retenus pour la conception de la machine N-ARCH. Il s'agit d'une part de l'utilisation de langages de nature déclarative et d'autre part de l'adéquation d'un schéma d'évaluation de type non-Von Neumann à ces langages. Une description fonctionnelle d'un nœud de la machine est, par la suite présentée. Dans cette description nous montrons le rôle des mémoires associatives dans le fonctionnement d'un nœud, ainsi que la méthode sur l'utilisation de fonctions de hachage. A partir de cette description, un émulateur de la machine N-ARCH a été réalisé afin d'étudier le comportement dynamique du modèle. Le noyau de l'émulateur a été développé en OCCAM et mis au point sur un réseau de 16 Transputers. Les programmes de test réalisés sur l'émulateur ont permis de mesurer les performances de celui-ci et de valider le modèle fonctionnel de N-ARCH. Les résultats de ces test mettent en évidence certains points clés qui devront être pris en compte lors de la réalisation physique du nœud (comme l'intégration des mémoires associatives, la répartition du programme dynamiquement, l'existence d'unités de communication autonomes). Le travail se termine par une proposition d'extension du noyau N-ARCH pour permettre l'exécution de programmes écrits en langages fonctionnels
Cette thèse est une contribution à la parallélisation d'algorithmes de traitement du signal. Elle justifie la nécessite du parallélisme en traitement du signal et en traitement d'images en particulier. En s'appuyant sur un exemple précis, il nous est montré que le traitement d'images est un domaine privilégié pour l'étude et la mise en oeuvre du parallélisme. En effet au travers d'un algorithme de codage d'images à bas débit, plusieurs techniques de parallélisation ont été mises au point. Les parties logicielles critiques ont été remplacées par des cartes prototypes spécialisées. C'est ainsi qu'une carte tcd (transformée en cosinus discrète) et un quantificateur vectoriel intégré ont été développé pour réaliser une machine parallèle basée sur un réseau de transputers, destinée dans un premier temps au codage d'images à bas débit. Cette machine incorpore quelques concepts architecturaux très intéressants dont plusieurs ont fait l'objet d'une demande de brevet. Inscrite dans un cadre technologique précis, le champ d'application de cette machine est plus vaste que le codage d'images (contrôle de processus industriel, détection de panne, biomédical, etc.)
Dans le cadre de l'etude de la conception d'une machine de traitement temps reel de la representation surfacique d'objets en trois dimensions, nous avons mis au point une methodologie d'adequation algorithme architecture qui fait le lien entre les algorithmes valides sous forme logicielle et l'architecture de traitement temps reel parallelisee, realisable sous forme d'un circuit vlsi. Apres avoir rappele la description de la chaine de representation tridimensionnelle et decrit l'evolution des processeurs vers des structures paralleles, nous montrons comment il est necessaire de s'imposer le concept flot de donnees dans lequel le parallelisme est implicite. Nous appliquons le concept flot de donnees au traitement temps reel de la representation d'objets en 3d en etablissant le lien entre le langage synchrone signal et la description des circuits a l'aide de vhdl, ce qui constitue une des originalites de notre travail. Ce travail debouche sur une proposition d'evolution du langage signal, la conception possible d'un editeur graphique et la methode de realisation du processus de representation 3d en temps reel. L'ensemble de la methodologie est experimente et valide par des simulations sur des exemples de fonctions de la chaine de representation 3d utilisant une logique a multiplexage.
Cette thèse est consacrée à l'étude et à la conception d'algorithmes graphiques parallèles sur les machines MIMD à mémoire distribuée. Après une étude générale sur les architectures parallèles et la parallélisation des algorithmes graphiques, nous détaillons nos travaux qui ont porté sur plusieurs thèmes différents : l'implémentation d'un algorithme de reconstruction tridimensionnelle sur divers machines, à l'aide d'un module de communication PPCM que nous avons développé pour pallier à l'absence de tout langage et environnement standard sur les machines parallèles. Ensuite, deux algorithmes de visualisation des données volumiques ont été parallélisés. Le z-buffer est parallélisé de deux façons complémentaires sur un supernode. Dans la première approche, la scène est distribuée aux processeurs configurés en arbre. L'image est produite de manière pipelinée. Dans la deuxième approche, l'image aussi bien que la scène sont distribuées aux processeurs connectés en anneau. Une redistribution dynamique des objets est accomplie avant la projection des objets. L'implémentation parallèle d'un algorithme de visualisation directe est effectuée sur un hypercube IPSC860 avec un algorithme d'équilibrage dynamique de taches. Un nouveau modèle d'éclairage pour les données volumiques est également développé. Une discussion sur l'équilibrage des taches, la diminution du temps de communication est menée à la fin de cette thèse. Deux algorithmes de multi-distribution sur le réseau cycles connectés en cube sont développés au cours de cette étude. Les formules du temps d'exécution de ces deux algorithmes sont aussi fournies